TIMERxTPR
PSC
CPU-타이머의 Prescale 카운터. 이 비트는 흘러가는 모든 타이머 클럭 소스 싸이클 에 대해
프리스케일 카운트를 잡는다
PSCH: PSC 의값이 0보다 크면, PSCH:PSC이 하나씩 줄어든다.
하나의 타이머 클럭(타이머 prescaler의 출력)사이클 후에
PSCH:PSC가 0에 도달하면, PSCH:PSC는 TDDRH : TDDR의 내용을 로드하고
타이머 카운터 레지스터 (TIMH : TIM)는 1로 감소한다.
PSCH:PSC 또한 타이머 리로드 비트(TRB) 소프트웨어가 1로 설정 했을때 리로드된다.
PSCH : PSC 는 읽어오면서 체크가능 하지만 레지스터는 직접 set 할 수 없다.
이경우 타이머 분할 다운 레지스터(TDDRH : TDDR)에서 그 값을 받아야 한다.
reset 시 PSCH :PSC는 0으로 설정된다.
TDDR
- CPU의 타이머 분할-(Down).
모든 (TDDRH : TDDR + 1) 타이머 클럭 소스 사이클 과 1 로 감소한
타이머 카운터 레지스터(TIMH : TIM) 의 재설정 시에는
TDDRH:TDDR 비트는 0으로 클리어 한다.
1 integer인자에 의해 증가되는 전체 타이머 카운트
2 TDDRH:TDDR 비트 인자의 -1을 기록
3 prescaler 카운터(PSCH : PSC) 값이 0일때,
4 하나의 타이머 클럭 소스를 주기후,
5 PSCH:PSC 의 TDDRH:TDDR 내용 리로드 ,
6 TIMH:TIM이 1씩 감소.
PSCH:PSC에 TDDRH:TDDR가 리로드 될때마다
타이머 리로드 비트(TRB)가 소프트에 의해 설정
32-Bit CPU Timers 0/1/2
이 섹션은 3 개의 32 비트 CPU의 타이머 (그림 31) (TIMER0/1/2)을 설명한다.
CPU-Timer 0 와 CPU-Timer 1은 사용자의 어플리케이션에서 사용 할 수 있습니다.
Timer 2 는DSP / BIOS를 위해 예약되어 있습니다
.
만약 어플리케이션이 DSP / BIOS 를 사용하지 않는 다면,
타이머 2 는 응용 프로그램에서 사용할 수 있다.
CPU-Timer interrupt signals (TINT0, TINT1, TINT2)의 연결은 그림 32와 같다.
A. Timer 레지스터는 28x 프로세서의 메모리 버스에 연결되어 있다.
B. Timer의 타이밍은 프로세서 클럭의 SYSCLKOUT에 동기화된다.
CPU-Timer의 일반적인 작업은 다음과 같다 :
32 비트 카운터 레지스터 TIMH:TIM은 시간 레지스터 PRDH:PRD의 값과 함께 로드된다
카운터가 줄어들 때마다 (TPR [TDDRH : TDDR] +1)
SYSCLKOUT 사이클에서 TDDRH:TDDR 은 Timer를 분할한다
카운터가 0에 도달하면
타이머 인터럽트 출력신호는 인터럽트 펄스를 생성한다.
레지스터의 리스트는 표31에 구성된데로 사용된다.
-----------------------------------------------------------------------------------------------------
XCLKOUT Generation
Figure 21 에서 보여지듯이 XCLKOUT 신호는 직접적으로 시스템 클럭 SYSCLKOUT 에서 파생된다.
XCLKOUT는 SYSCLKOUT 의 1/2 또는 1/4 과 같을수 있다
기본적으로, 전원이켜지면
XCLKOUT = SYSCLKOUT / 4 또는 XCLKOUT = OSCCLK/16.
XCLKOUT 신호가 활성화되면 리셋이 활성화 된다.
리셋이 LOW된 시점부터 XCLKOUT 은 SYSCLKOUT / 4을 반영해야 한다 ,
만약 디바이스가 올바른 클럭으로 디버그 된다면 이 신호가 검색되는지 확인 할 수 있다.
내부 pullup 과 XCLKOUT 핀 의 pulldown 은 전혀없다.
만약 XCLKOUT 를 사용하고 있지 않다면, XINTCNF2 레지스터의 CLKOFF bit 하나를 턴오프 할 수 있다
